台媒：台积电强攻先进制程 稳坐全球EUV龙头

据台媒《工商时报》报道，晶圆代工龙头台积电在上周的法说会上透露了其3nm制程的更多细节。

据悉，3nm采用FinFET架构及EUV技术，3nm相对5nm逻辑密度将大幅增加70％，性能提升10-15%，功耗在同样性能下将降低25-30%，面积为原来的1/1.7，且EUV光罩层数将倍增。

此前ASML CEO Peter Wennink在财报会上指出，5nm制程采用的EUV光罩层数将超过10层，3nm制程采用的EUV光罩层数会超过20层，随着制程微缩EUV光罩层数会明显增加，并取代深紫外光（DUV）多重曝光制程。

另外，该报道称台积电将会积极采购EUV光刻机设备，未来3～5年仍将是拥有全球最大EUV产能的半导体厂。

在先进工艺上，台积电一直走在业界前列。该公司EUV技术已进入量产且制程涵盖7+nm、6nm、5nm。

据设备厂商消息，台积电7+nm采用EUV光罩层最多达四层，AMD新一代Zen 3架构处理器预期是采用该制程量产。6nm已在第四季进入量产，EUV光罩层数较7+nm增加一层，包括联发科、英伟达、英特尔等大厂都将采用6nm生产新一代产品。

今年下半年开始量产5nm制程，主要为苹果量产A14及A14X处理器，包括AMD、高通、英伟达、英特尔、博通等都会在明年之后导入5nm制程量产新一代产品。

此外，3nm产品将会在2021年出现在市场上，2022年开始大批量生产。

生成海报

免责声明：本网站内容主要来自原创、合作伙伴供稿和第三方自媒体作者投稿，凡在本网站出现的信息，均仅供参考。本网站将尽力确保所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性，读者在使用前请进一步核实，并对任何自主决定的行为负责。本网站对有关资料所引致的错误、不确或遗漏，概不负任何法律责任。任何单位或个人认为本网站中的网页或链接内容可能涉嫌侵犯其知识产权或存在不实内容时，应及时向本网站提出书面权利通知或不实情况说明，并提供身份证明、权属证明及详细侵权或不实情况证明。本网站在收到上述法律文件后，将会依法尽快联系相关文章源头核实，沟通删除相关内容或断开相关链接。